(19)日本国特許庁(JP)

# (12) 特 許 公 報(B2)

(11)特許出願公告番号

# 特公平7-70214

(24) (44)公告日 平成7年(1995)7月31日

(51) Int.Cl.<sup>6</sup>

識別記号 庁内整理番号 FΙ

技術表示箇所

G11C 11/403

G11C 11/34

371 J

発明の数1(全 7 頁)

(21)出願番号

特顧昭61-272145

(22)出顧日

昭和61年(1986)11月14日

(65)公開番号

特開昭63-127492

(43)公開日

昭和63年(1988) 5月31日

(71)出願人 999999999

三菱電機株式会社

東京都千代田区丸の内2丁目2番3号

(72)発明者 角 正

兵庫県伊丹市瑞原4丁目1番地 三菱電機

株式会社北伊丹製作所内

(74)代理人 弁理士 高田 守 (外1名)

審査官 松野 高尚

(56)参考文献 特開 昭56-68989 (JP, A)

特開 昭61-258391 (JP, A)

### (54) 【発明の名称】 半導体記憶装置

1

## 【特許請求の範囲】

【請求項1】1個のトランジスタと1個の容量からなる ダイナミツク形のメモリセルと、このメモリセルに読み 出しおよび書き込みを行う周辺回路を備え、アドレス信 号の変化を検出して前記周辺回路を制御する信号を発生 する方式のダイナミツクRAMであつて、アドレスの変化 が短時間の間隔で続き、最初のアドレス変化による内部 動作が完了するまでに次のアドレス変化が印加された 際、2回目以降のアドレス変化の情報を内部に一時記憶 しておき、最初のアドレス変化による内部動作が完了し 10 てから2回目以降のアドレス変化に対応する内部動作を 開始し得るようにしたことを特徴とする半導体記憶装 置。

【発明の詳細な説明】

[産業上の利用分野]

この発明はダイナミツク形のメモリセルと、アドレス信 号の変化を検出して動作を開始する周辺回路とからなる 疑似スタチツクRAMにおいて、アドレス信号にノイズな どが印加されても安定に動作する半導体記憶装置に関す るものである。

#### 〔従来の技術〕

半導体RAMを大別すると、スタチツクRAMとダイナミツク RAMとに分類できる。

そして、前者のスタチツクRAMはフリツプフロツプ回路 をメモリセルの基本構造とし、その記憶の安定性を生か して使い易さを重点に製品が設計されている。そのた め、通常外部クロツクを必要とせず、単に複数のアドレ ス信号の信号レベルの組合せを与えるだけで、所望の番 地にアクセスできるように構成されている。

一方、後者のダイナミツクRAMはコンデンサの電荷の有

無で記憶を行い、メモリセルをアクセスするには複雑な 内部動作を必要とする。この内部動作をコントロールす るために通常外部クロツクを必要としている。そして、 このダイナミツクRAMのメモリセルはスタチツクRAMより 簡単であまり面積を必要としないため同一容量ならばダ イナミツクRAMの方がチツプ面積が小さくて安く製造で きるという利点がある。

つまり、スタチツクRAMは使い易いが価格が高い、一 方、ダイナミツクRAMは使いにくいが価格が安いという 相反した性格を持つている。

しかしながら、最近、スタチツクRAMとダイナミツクRAM の両者の利点を組合せて、見かけ上はスタチツクRAMで あるが中味はダイナミツクRAMであるという製品が提案 され始めている。つまり、ピン配置、信号系はスタチツ クRAMと同一であり、外部クロツクを使用しないが、メ モリセルはダイナミツクRAMであり、内部的にはクロツ クを用いるというものである。

この中間形のRAM(通常、疑似スタチツクRAMと呼称され る) 構成例、すなわち、従来の半導体記憶装置の一例を 第3図に示し、その第3図の動作説明に供するタイムチ 20 ヤートを第4図に示す。

第3図において、メモリセル71~7nとセンスアンプ91~ 9nおよび行デコーダ5ならびに列デコーダ10などの基本 構成は通常のダイナミックRAMと同一である。そして、 異なる点は、アドレス変化検出回路21,22…2nと、それ に続くパルス発生回路3が存在する点である。

そして、スタチツクRAMの信号系ではクロツクは存在せ ず、アドレス信号の"H"レベル, "L"レベルの組合わせ でメモリセルが選択される。したがつて、その組合せが 変化したときが次のアクセスの開始となる。この時、少 30 くとも一つのアドレス信号が "H"から "L"あるいは "L" から "H"へ変化するので、この変化を検出してパルスを 発生して、ダイナミツクRAMに必要なクロツクのかわり をさせようとするのがアドレス変化検出回路2i~2nとパ ルス発生回路3である。

4 はタイミング発生回路、6 はダミーデコーダ、81~8n はそれぞれビツト線BL1~BLnの寄生容量である。また、 Vccは電源を示し、WLはワードライン、DWLはダミーワー ドラインを示す。

タと1個の容量からなるダイナミツク形のメモリセルで あり、また、行デコーダ5およびセンスアンプ91~9nは メモリセル71~7nに読み出しおよび書き込みを行う周辺 回路を構成している。

つぎにこの第3図に示す回路の動作の第4図を参照して 説明する。

第4図の(a)はアドレス信号を示したものであり、

(b) はパルス発生回路3によつて発生するパルス φD、(c), (-d), (e) はタイミング発生回路 4 によつて発生する信号φπ,φSA,φP、(f)はメモリ

セル電圧、(g)はビット線BL1~BLnにおける電位、 (h) は出力を示したものである。

まず、行アドレス信号11,12…1nが第4図(a)に示す ように変化すると、アドレス変化検出回路21~2nがその 変化を検出して信号を発生する。そして、パルス発生回 路3は複数個の行アドレス信号11,12…1nのアドレス変 化検出回路21,22…2nからの信号を受け、一つでも信号 があるとパルスφD(第4図(b)参照)を発生する。 このパルスφDをもとに、内部の種々のタイミングがタ イミング発生回路4で発生される。

ここで、通常のダイナミツクRAMでは、このパルスφρ にあたるものが外部クロツクとして外部から与えられる が、疑似スタチツクRAMではアドレス信号の変化をもと にチツプ内部で発生するようにしている点が最大の相違 である。

さて、このパルスφDをもとに種々のタイミングが発生 される。まず、信号 ø P (第 4 図 ( e ) 参照) が "H"か ら "L"になり、ビツト線BL1~BLnのプリチヤージトラン ジスタがオフし、ビツト線BL1~BLnにメモリセル71~7n のデータを受けとる準備が完了する。つぎに、信号φπ (第4図(c)参照)が "L"から "H"になり、これによ り行デコーダ5を通じワードラインWLが "L"から "H"に なり、メモリセル71~7nのデータがビツト線BL1~BLnに 接続される。このとき、ビツト線BL1~BLnの電圧はメモ リセル71~7nの記憶内容が "H"のときはそのまま "H"に なり、記憶内容が "L"のときは "H"よりわずかに下がつ た電圧になる。この電圧降下は寄生容量81~8nとメモリ セル71~7nの容量値との比で決定され、通常は200mV程 度の値である。このとき、メモリセル71~7nの電圧はビ ツト線BL1~BLnと同一電圧になる。

つぎに、信号 o SA (第4図(d) 参照) が "L"から "H" になりと、センスアンプ91~9nが動作し、上記200mVの 電位差を増幅し、 "H"は "H"に "L"は完全な "L"まで増 幅する。ここで、指摘をしておかねばならないことは、 ワードラインWLが "H"になりメモリセル71~7nのデータ がビツト線BL1~BLnに接続されてからセンスアンプ91~ 9nで増幅されるまでの期間は、メモリセル71~7nの"L" の電圧が極めて高い値になつていることである。つま り、この期間ではメモリセルのデータは一旦破壊され そして、メモリセル71~7nはそれぞれ1個のトランジス 40 た、いわゆる、破壊読み出しの状態になつていることに なる。

> さて、センスアンプ91~9nで増幅された信号は列デコー ダ10により選択され、出力回路12を通じて出力される。 このように、行デコーダ5以後の動作は通常のダイナミ ツクRAMと全く同一である。なお、111~112…11nは列デ コーダ10に供給される列アドレス信号を示し、13は出力 回路12の出力(第4図(h)参照)である。

[発明が解決しようとする問題点]

上記のような従来の半導体記憶装置、すなわち、このよ うな疑似スタチツクRAMにおいては、スタチツクRAM特有 5

の使用上の制約を考慮に入れなければならない。既に述 べたように、ダイナミツクRAMの動作中には一旦メモリ セルのデータが破壊される期間が存在する。したがつ て、もし万が一この期間に動作が打ち切られたとする と、メモリセルのデータが破壊されたままになつてしま う。したがつて、一旦動作が開始されたら、センスアン プでの増幅が完了するまでは絶対に動作を打ち切つては ならない。そのため、通常のダイナミツクRAMでは外部 クロツクの幅に厳密な規定を設け、使用する側はその規 定を守るのが絶対条件になつている。ところが、スタチ 10 ツクRAMではアドレス信号の制約の規定が緩いため、こ れをもとに内部クロツクを作ると、そのクロツクの幅が ダイナミツクRAMの条件を満たさずセルデータを破壊し てしまうことがあり得るという問題点があつた。 第5図にスタチツクRAM特有のアドレス信号の条件を示 す、すなわち、スタチツクRAMでのアドレス信号の考え 得る例を示す。

図において、(a)はアドレス信号の間に"ズレ"がある場合であり、この場合アドレス信号A1の変化で内部クロツクが開始されていた時、アドレス信号A2の変化によ 20り新しい開始がかかり、それまでのクロツクが打ち切られることになる。(b)は同一のアドレスではあるが、短かいサイクルでアドレスが変化した時であり、やはり途中で打ち切られることになる。(C)はアドレスにノイズ信号Nがのつたときの例である。ここで、第3図に示すアドレス変化検出回路はノイズも信号の変化としてとらえるため、やはり同様の結果となる。そして、

(a)~(c)もスタチツクRAMの実使用状態では常に起こり得ることであるため、疑似スタチツクRAMはこれらの条件でも誤動作しないように構成することが必要で <sup>30</sup> ある。なお、(b), (c)のAはアドレス信号を表わす。

この発明は、かかる問題点を解決するためになされたもので、スタチツクRAM特有の条件下でも安定に動作する 疑似スタチツクRAM、すなわち、半導体記憶装置を得る ことを目的とする。

#### 〔問題点を解決するための手段〕

この発明による半導体記憶装置は、1個のトランジスタと1個の容量からなるダイナミツク形のメモリセルと、このメモリセルに読み出しおよび書き込みを行う周辺回 40 路を備え、アドレス信号の変化を検出して前記周辺回路を制御する信号を発生する方式のダイナミツクRAMであって、アドレスの変化が短時間の間隔で続き、最初のアドレス変化による内部動作が完了するまでに次のアドレス変化が印加された際、2回目以降のアドレス変化による内部動作が完了しておき、最初のアドレス変化による内部動作が完了しておき、最初のアドレス変化に対応する内部動作を開始し得るようにしたものである。

この発明においては、最初動作中に次の動作命令を受け 50 る。つぎに、第2図(g)に示す信号Flagが"L"になる

6

とると、その命令をフラグ (Flag) 信号で記憶しておき、最初の動作が完了した時点で次の動作命令による際動作に移行する。

#### 〔実施例〕

以下、図面に基づきこの発明の実施例を詳細に説明す ス

第1図はこの発明による半導体記憶装置の一実施例を示す構成図で、鎖線で囲んだ部分がこの発明で追加された部分である。

この第1図において第3図と同一符号のものは相当部分を示し、14はRAMが動作に入つたことを示すファイビジー (φBUBY) 発生回路、15は動作の途中につぎの開始命令が入つたことを示すフラグ (Flag) 回路、16はタイミングをコントロールする遅延回路である。

そして、この第1図に示す実施例の半導体記憶装置は、アドレス信号の変化を検出して、メモリセルに読み出しおよび書き込みを行う周辺回路を制御する信号を発生する方式のダイナミツクRAMであつて、アドレスの変化が短時間の間隔で続き、最初のアドレス変化による内部動作が完了するまでに次のアドレス変化が印加された際、2回目以降のアドレス変化の情報を内部に一時記憶しておき、最初のアドレス変化による内部動作が完了してから2回目以降のアドレス変化に対応する内部動作を開始するように構成されている。

つぎにこの第1図に示す実施例の動作を第2図を参照して説明する。

第2図は第1図の動作説明に供するタイムチャートで、アドレス信号に短かいサイクルの信号が印加されたときの状態を示す。図において、(a)はアドレス信号Aを示したものであり、(b),(c),(d),(e),(f)はそれぞれパルス $\phi$ D,信号 $\phi$ BUSY,信号 $\phi$ M、信号 $\phi$ SA,信号 $\phi$ P,(g)は信号Flagを示したものである。まず、最初のアドレスの変化(第2図(a)参照)で第2図(b)に示すような波形のパルス $\phi$ Dが発生されると、このパルス $\phi$ Dをもとに第2図(c)に示すような波形の信号 $\phi$ BUSYが発生される。この信号 $\phi$ BUSYはRAMが動作状態になつていることを示す信号で、一旦発生されると、センスアンプ $\phi$ 1~ $\phi$ 1の動作が完了するまでは"H"になるように構成されている。

つぎに、この信号 $\phi$ BUSYが"H"のとき、次のアドレス変化が印加されたとき、パルス $\phi$ Dと信号 $\phi$ BUSYの"H"をもとに第2図(g)に示すような波形のフラグ(Flag)信号が発生される。ここで、このFlag信号は次の動作開始命令を受けつけたことを示す信号である。つぎに、最初のアドレス信号変化による動作が完了する

と、信号 $\phi$  BUSY,信号 $\phi$  NL(第2図(d)参照),信号 $\phi$  SA(第2図(e)参照),信号Flag(第2図(g)参照)などは、"L"にセットされ、また、信号 $\phi$  P(第2図(f)参照)は"H"にセットされ、動作は一旦完了する。 つぎに、第2図(g)に示す信号Flagが"L"になる

と、それが遅延回路16を通してフアイビジー (φ BUSY) 発生回路14およびタイミング発生回路4に伝えられ、動 作が再びスタートする。ここで、この遅延回路16は、信 号 φ P の "H" の期間を確保して、リセツトを確実にする ためのものである。そして、第2図では、(a)に示す アドレス信号Aに短いサイクルの信号が印加されたとき のみ示してあるが、アドレス信号間に"ズレ"がある場 合やノイズがのつたときにも全く同様の動作を行う。

## [発明の効果]

以上説明したように、この発明によれば、最初の動作中 10  $21\sim2n$ ······アドレス変化検出回路、3······パルス発生回 に次の動作命令を受けとると、その命令をフラグ(Fla g) 信号で記憶しておき、最初の動作が完了した時点で 次の動作命令による再動作に移るように構成することに より、スタチツクRAM特有の条件下でも安定に動作する \*


\*疑似スタチツクRAMが得られるので、実用上の効果は極 めて大である。

### 【図面の簡単な説明】


第1図はこの発明による半導体記憶装置の一実施例を示 す構成図、第2図は第1図の動作説明に供するタイムチ ヤート、第3図は従来の半導体記憶装置の一例を示す構 成図、第4図は第3図の動作説明に供するタイムチャー ト、第5図はスタチツクRAM特有のアドレス信号の条件 を示す説明図である。

路、4……タイミング発生回路、5……行デコーダ、71  $\sim$ 7n······メモリセル、 $91\sim$ 9n······センスアンプ、10······ 列デコーダ、14……フアイビジー発生回路、15……フラ グ回路、16……遅延回路。


【第2図】



【第5図】



【第1図】



21~2n:アドレス変化換出回路

3: パルス発生回路

4:9イミング発生回路

5: 行デューダ

71~7n:メモリセル


91~9n:センスアンプ

10 : 列 デコ-ダ 14 : ファイビジ-発生回路

15: フラグ回路

16: 遅延回路

【第3図】



【第4図】

